Also published as:

FR2765361 (A1)

US7036002 (B1)

JP2000501541 (T)

HK1022756 (A1)

TW457453 (B)

more >>

UNPREDICTABLE MICROPROCESSOR OR MICROCOMPUTER

Publication number: JP2002055883 (A)

Publication date:

2002-02-20

Inventor(s):

UGON MICHEL

Applicant(s):

BULL CP 8 SA

Classification:

- international:

G06F11/22; G06F1/00; G06F9/46; G06F9/48; G06F12/14;

G06F15/78; G06F21/00; G06F21/06; G06F11/22; G06F1/00;

G06F9/46; G06F12/14; G06F15/76; G06F21/00; (IPC1-

7): G06F12/14; G06F15/78

- European:


G06F21/00N3P; G06F9/46G; G06F9/48C4; G06F21/00N3J5;

G06F21/00N3J5D

Application number: JP20010190336 20010622 Priority number(s): FR19970007995 19970626

Abstract of JP 2002055883 (A)

PROBLEM TO BE SOLVED: To prevent unauthorized observation of an internal behavior of a processor by using a completely controlled standard circuit to enable simple diagnosis of design and failures by use of the conventional method. SOLUTION: This microprocessor includes a second work memory (52) and further includes a switching means to enable switch of use as the work memory to either one of two work memories (51, 52) as holding the contents of the two work memories (51. 52) during the implementation of a program and the switching means includes at least one register block (54) to store operation context of a program in a main memory and a switching circuit (53) to validate access registers (A1 to A3) (D1 to D3) to be connected with one work memory and the respective memories (51, 52, 6) and to be controlled by the switching circuit (53).



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-55883 (P2002-55883A)

(43)公開日 平成14年2月20日(2002.2.20)

(51) Int.Cl.7		識別記号	FΙ		ゔ	-7]-ド(参考)
G06F 1	2/14	3 2 0	G06F	12/14	3 2 0 A	5B017
1	5/78	5 1 0		15/78	510G	5 B 0 6 2

審査請求 未請求 請求項の数19 OL (全 12 頁)


	······································		
(21)出願番号	特願2001-190336(P2001-190336)	(71) 出顧人	500268421
(62)分割の表示	特顯平11-505328の分割		プル・セー・ペー・8
(22)出顧日	平成10年6月25日(1998.6.25)		フランス国、エフー78430・ループシエン
			ヌ、ポワツト・ポスタル・45、ルート・ド
(31)優先権主張番号	97/07995		ウ・ベルサイユ、68
(32)優先日	平成9年6月26日(1997.6.26)	(72)発明者	ミシエル・ユゴン
(33)優先権主張国	フランス (FR)		フランス国、エフー78310・モルバ、リ
			ユ・デ・セパージュ、6
		(74)代理人	100062007
			弁理士 川口 義雄
		Fターム(参	考) 5B017 AA03 BB04 CA13
			5B062 DD10

(54) 【発明の名称】 予測不可能なマイクロプロセッサまたはマイクロコンピュータ

(57)【要約】

【課題】 従来の方法の使用による単純な設計および障害の診断を可能にするために、完全に制御された標準の 回路を使用して、プロセッサの内部挙動の不正な観察を 防止する。

【解決手段】 第二の作業メモリ(52)と、プログラム実行中に、その二つの作業メモリ(51、52)の内容を保持しながら作業メモリとしての使用をその二つの作業メモリ(51、52)のどちらか一方に切り替えることを可能にする切替手段とをさらに含み、この切替手段が、主メモリ中のプログラムの動作コンテキストを記憶する少なくとも一つのレジスタブロック(54)と、一方の作業メモリおよび各メモリ(51、52、6)に結合されかつ切替回路(53)によって制御されるアクセスレジスタ($A1\sim A3$)($D1\sim D3$)を妥当化する切替回路(53)とを含む。



【特許請求の範囲】

【請求項1】 プロセッサ(1)と、第一の作業メモリ (51) と、オペレーティングシステムと主プログラム (P1) と二次プログラム (P2) とを含む主メモリ (6) と、第二の作業メモリ (52) と、プログラムの 実行中にその二つの作業メモリ(51、52)の内容を 保持しながらその二つの作業メモリの一方の作業メモリ から他方の作業メモリに切り替える切替手段と、各メモ リ(6、51、52)に結合されたアクセスレジスタ (A1~A3) (D1~D3) とを有し、その切替手段 10 が、主メモリ中のプログラムの動作コンテキストを記憶 する少なくとも一つの第一のレジスタブロック (54) と、一方の作業メモリと各メモリ(51、52、6)に 結合されかつ切替回路(53)によって制御されるアク セスレジスタ (A1~A3) (D1~D3) とを使用可 能にする切替回路(53)とを含む予測不可能なマイク ロプロセッサまたはマイクロコンピュータ。

【請求項2】 二次プログラムの動作コンテキストを記憶する第二のレジスタブロック(55)をさらに含むことを特徴とする請求項1に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項3】 プログラムの実行を等時クロックから相関解除する手段(R1、R2、R3)をさらに含むことを特徴とする請求項1または請求項2に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項4】 作業メモリ(51、52)を切り替えかつ使用可能にする切替回路(53)と、各作業メモリ(51、52)に結合されかつそれぞれ、主メモリ中のプログラムの動作コンテキストおよび二次プログラムの動作コンテキストを記憶する記憶レジスタブロック(5 304、55)とヘロードすることによって、主プログラムが一つまたは複数の切替機構を使用可能にするかまたは抑止することができることを特徴とする請求項1から請求項3のいずれか一項に記載のマイクロプロセッサまたはマイクロコンピュータ。

【請求項5】 主プログラムによって利用される際に、作業メモリ(51)およびそのアクセスレジスタ(A2、D2)の代わりに第二の作業メモリ(52)およびそのアクセスレジスタ(A3、D3)が使用されることを特徴とする請求項1から請求項4のいずれか一項に記 40載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項6】 相関解除手段が、二次プログラム (P2) にランダムに飛び移ることによって、プロセッサ中のプログラムの実行を脱同期させるためにランダム割込みを、割込み回路 (4) を介してトリガする乱数発生器 (2) を含むことを特徴とする請求項3に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュー

【請求項7】 相関解除手段が、時間カウント後に、二 50

次プログラムから主プログラムに復帰するために割込みをトリガする、プロセッサ(1)から独立した時間カウントシステム(R3)を含むことを特徴とする請求頃4または請求項6に記載のマイクロプロセッサまたはマイクロコンピュータ。

【請求項8】 作業メモリを切り替える手段(53、54、55、A2、A3、D2、D3)が、プロセッサおよびそのプログラムか、ランダム割込みシステム(2、4)か、タイマ(R3)か、またはこれら三つの要素のうちの少なくとも二つの要素の任意の組合せによって制御されることを特徴とする請求項4か請求項6か請求項7に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項9】 作業メモリを切り替える手段(53、54、55、A2、A3、D2、D3)が、主プログラムのシーケンスを実行するプロセッサ(1)によってロードされることによって使用可能になることを特徴とする請求項1から請求項8のいずれか一項またはその組み合わせに記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項10】 第二のプログラム (P2) が主メモリ (6) 中の主プログラム (P1) の作業領域と同じ作業 領域を使用することを特徴とする請求項1から請求項9 のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項11】 第二のプログラム (P2) が主プログラムの作業領域より小さい作業領域を使用することを特徴とする請求項1から請求項9のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項12】 切替手段が、マイクロプロセッサからの命令の実行サイクル中にメモリ(51、52、53、54、55、A2、A3、D2、D3)およびそれに関連するコンテキストの置換を実行することを特徴とする請求項1から請求項11のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項13】 二次プログラム (P2) が主プログラム (P1) の一般動作コンテキストを修正せず、それによりこのコンテキストを回復する必要なしに主プログラムの復帰を可能にすることを特徴とする請求項1から請求項12のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項14】 主プログラム (P1) のコンテキストが、二次プログラム (P2) によって自動的に回復されるか、または制御権を主プログラム (P1) に戻す前に切替手段 (53) によって自動的に回復されることを特徴とする請求項13に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項15】 主プログラム (P1) のメモリを二次

4

プログラム(P2)のメモリで置換する手段をさらに含むことを特徴とする請求項1から請求項14のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項16】 主プログラム (P1) が第一の作業メモリ (51) および/または第二の作業メモリ (52) を交互にまたは同時に使用することができることを特徴とする請求項1から請求項15のいずれか一項に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項17】 切替回路 (53) ヘロードすることにより相関解除割込みのマスクまたはマスク解除が可能になることを特徴とする請求項4に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項18】 割込みをマスク解除するために、主プログラム (P1) または二次プログラム (P2) の命令を実行することによって、切替レジスタ (53) が適切にロードされた後で二次プログラム (P2) によってトリガされる割込みによって主プログラム (P1) への復帰が実行されることを特徴とする請求項6に記載の予測 20不可能なマイクロプロセッサまたはマイクロコンピュータ。

【請求項19】 モノリシック集積回路として実施されることを特徴とする請求項1に記載の予測不可能なマイクロプロセッサまたはマイクロコンピュータ。

【発明の詳細な説明】

【0001】本発明は予測不可能なマイクロプロセッサまたはマイクロコンピュータに関する。

【0002】マイクロプロセッサまたはマイクロコンピュータが、メモリに記録されたプログラムの過大な命令を、内部または外部からそのマイクロプロセッサまたはマイクロコンピュータに供給されたクロック信号の一つを基準とする一つまたは複数のタイミング信号に合わせて順次実行することは知られている事実である。

【0003】このプログラム実行方法の様々な段階は時が経つにつれて精通できるようになることが分かっている。これは、命令の実行が、このプログラムによって予め決められたプロセスどおりに順序正しく行われ、一般にプロセッサを規則正しく調時するクロック信号とは関しているためである。実際に、すべてのプログラムは、予め分かっている順序で連続的に実行されなければならない命令シーケンスを生成し、また命令は時が経つにかれて所定のプロセスどおりに実行されるので、各命令が開始される瞬間および終了する瞬間は正確に知れる。したがって原理的には、実行されているプログラムは所定の命令シーケンスを含んでいるので、プロセッサの処理装置中で所与の瞬間に実行されている命令を知ることができる。

【0004】例えば、プログラムまたは処理装置の始動時に実行される命令の数を決定したり、あるイベントす 50

なわち外部または内部の基準信号から経過した時間、さらにはプロセッサのリセットから経過した時間を決定することができる。

【0005】このようにマイクロプロセッサまたはマイクロコンピュータ中のプログラムの実行を観察できることは、このマイクロプロセッサまたはマイクロコンピュータが高度の機密保護を要する用途で使用されるときには大きな欠点となる。したがって、悪意のある人間がプロセッサの連続状態を調べ、この情報を使用して、内部10処理に関するいくつかの機密の結果を入手することもできる。

【0006】例えば、内部機密情報の試験、メッセージの暗号解読、さらには何らかの情報の完全性試験など、決められた機密保護操作の結果に応じて、様々な瞬間に所与の処置がとられることが想像できる。当該の瞬間に応じて、例えば、プロセッサに処置を施すか、または物理的調査によっていくつかのレジスタの値を得、それにより結果についての情報またはその情報の機密内容を得ることができ、さらには暗号計算の場合には使用された秘密暗号キーについての情報を得ることもできる。

【0007】ランダムクロックパルスを発生させる回路を装備することによって機密保護マイクロコンピュータに初期の改善を施す装置がある。このようにすると、同期がすぐに実行不可能になるので、イベントを観察することで調査を実行することが特に困難になる。

【0008】しかし、このタイプの解決策は多くの欠点を伴う。

【0009】まず、マイクロコンピュータと同程度に複雑な回路全体にわたってランダム動作をシミュレートすることはできないので、このような回路の設計は特に巧妙かつ繊細になる。回路の挙動が乱雑なために製造終了時に回路を試験することはさらに困難である。実際に、クロックパルスのランダムシーケンスを回路の定義についてシミュレートすることは非常に困難であるが、特に内部バス上およびレジスタ中で信号が切り替わる期間中に全てのプロセッサの論理回路の全ての挙動を習得することはさらに困難である。

【0010】これが本出願人による「improved integrated circuit、process for use of such integrated circuit」と題する1996年3月7日のフランス特許N°9602903の要求の主題である初期の改善がなされた理由であり、これによりプロセッサは定義期間中および試験期間中に通常の周期クロックで通常動作が可能になった。すなわち、プロセッサは保護モードと通常モードの間で切り替わることができる。機密保護を保証するために、パスワードまたは特別な暗号メッセージが入力されたときにのみそのプロセッサによってそのモードが活動化できることは容易に想像される。

【0011】これらの難点に加えて、ランダムクロック の制御下で、すなわち全く無秩序な形で、シーケンス中 に障害を診断するという難点がある。実際に、このよう な無秩序状態では、どうすれば問題を障害のある部分に 限定することができ、またどうすれば問題が生じる正確 な条件を決定することができるであろうか。

【0012】ランダムクロックの使用は、理論上は興味 深い改善策を与えるが、全く満足な解決策ではなく、と りわけ実際に実施することは容易でないことが分かる。

【0013】本発明の一目的は、上述のタイプの調査を 抑止する手段をプロセッサに装備すること、より一般的 には、従来の方法の使用による単純な設計および障害の 診断を可能にするために、完全に制御された標準の回路 を使用して、プロセッサの内部挙動の不正な観察を防止 することである。

【0014】この目的は、プロセッサと、第一の作業メ モリと、オペレーティングシステムと主プログラムと二 次プログラムとを含む主メモリとを含む予測不可能なマ イクロプロセッサまたはマイクロコンピュータが、

■第二の作業メモリと、

■プログラムの実行中に、その二つの作業メモリの内容 を保持しながら作業メモリとしての使用をその二つの作 業メモリの一方に切り替えることを可能にする通信手段 とをさらに有し、

■この切替手段が、主メモリ中のプログラムの動作コン テキストを記憶する少なくとも一つのレジスタブロック と、一方の作業メモリと各メモリに結合されかつ切替回 路によって制御されるアクセスレジスタとを妥当化する 切替回路とを含むことを特徴とすることによって達成さ れる。

【0015】別の特徴によれば、この予測不可能なマイ クロプロセッサまたはマイクロコンピュータは、二次プ ログラムの実行のコンテキストを記憶する第二のレジス タブロックを有する。

【0016】別の特徴によれば、この予測不可能なマイ クロプロセッサまたはマイクロコンピュータは、プログ ラムの実行を等時クロックに対して相関させる手段を有 する。

【0017】本発明の別の目的は、前記手段の実施がプ ロセッサ自体によって保証され、それにより上記手段に よって与えられるいかなる追加の機密保護も、マイクロ コンピュータ内にあり、したがって悪意のある処置に関 して予測不可能であるオペレーティングシステムの決定 のみに依存するようにすることである。

【0018】この目的は、作業メモリ妥当化回路と各作 業メモリに結合された記憶レジスタブロックとヘロード することによって、主プログラムが切替機構を使用可能 にするかまたは抑止することができることによって達成 される。

使用される際に、第一のメモリおよびそれ自体のアクセ スレジスタの代わりに第二の作業メモリおよびそのアク セスレジスタが使用される。

【0020】本発明の第三の目的は、クロック信号およ びランダムタイミング信号を使用する必要なしに実行時 間をプログラム自体から独立させることである。

【0021】この目的は、相関解除手段が、二次プログ ラムにランダム接続することによってプロセッサ中のプ ログラムの実行を脱同期させるために割込み回路を介し てランダム割込みをトリガすることができるランダム発 生器を含むことによって達成される。

【0022】別の特徴によれば、相関解除手段は、時間 カウント後に、二次プログラムから主プログラムに復帰 するために割込みをトリガする、プロセッサ1から独立 した時間カウントシステムを含む。

【0023】別の特徴によれば、作業メモリを切り替え る手段は、プロセッサおよびそのプログラムか、ランダ ム割込みシステムか、時間カウンタか、またはこの三つ のうちの少なくとも二つの組合せによって制御される。

20 【0024】本発明の第四の目的は、レジスタの切替が 機密情報への直接的または間接的なアクセスの手段と解 釈されるのを防止することである。

【0025】この目的は、作業メモリを切り替える手段 が、主プログラムのシーケンスを実行しているプロセッ サからの移行によって確立されることによって達成され る。

【0026】別の特徴によれば、第二のプログラムは、 主メモリ中の主プログラムの作業領域と同じ作業領域を 使用する。

30 【0027】別の特徴によれば、第二のプログラムは、 主プログラムの作業領域より小さい作業領域を使用す る。

【0028】別の特徴によれば、切替手段は、マイクロ プロセッサの命令の実行サイクル中に作業メモリおよび それに関連するコンテキストを置換する。

【0029】別の特徴によれば、二次プログラムは主プ ログラムの一般動作コンテキストを修正せず、それによ りこのコンテキストを回復する必要なしに主プログラム の復帰を可能にする。

【0030】別の特徴によれば、主プログラムのコンテ キストは、二次プログラムによって自動的に回復される か、または制御権を主プログラムに戻す前に切替手段に よって自動的に回復される。

【0031】別の特徴によれば、この予測不可能なマイ クロプロセッサまたはマイクロコンピュータは、主プロ グラムのメモリを二次プログラムのメモリで置換する手 段を含む。

【0032】別の特徴によれば、主プログラムは、第一 の作業メモリおよび/または第二の作業メモリを交互に 【0019】別の特徴によれば、主プログラムによって 50 または同時に使用することができる。

【0033】別の特徴によれば、切替回路へロードすることにより相関解除割込みのマスクまたはマスク解除が可能になる。

【0034】別の特徴によれば、割込みをマスク解除するために主プログラムまたは二次プログラムの命令を実行することによって切替レジスタが適切にロードされた後で主プログラムへの復帰が二次プログラムによってトリガされた割込みによって実行される。

【0035】別の特徴によれば、この予測不可能なマイクロプロセッサまたはマイクロコンピュータはモノリシック集積回路からなる。

【0036】本発明の他の特徴および利点は、添付の図面を参照しながら以下の説明を読めばより明らかになろう。

【0037】図1は、本発明の一実施形態による集積回路の電子図である。

【0038】図2は、割込みの出現およびマスク解除された割込みの確認に関する命令の実行のタイミング図である。

【0039】図3は、一つの集積回路の記憶レジスタのロード回路の代替設計を示す図である。

【0040】図4は、回路の通常動作への復帰を可能に するプログラム部分(P2)を示す論理図である。

【0041】図1に本発明の一実施形態を示す。SUM IC (Self-Unpredictable MIC rocomputer)と呼ばれる、本発明が包含する マイクロプロセッサまたはマイクロコンピュータは、処 理装置(1)と、実行すべきプログラムを含む不揮発性 メモリ(6)と、そのアドレスレジスタ(A2)および そのデータレジスタ (D2) を備えたRAM (51) と、例えば規則的かつ予測不可能な瞬間にパルスを供給 するランダムまたは疑似ランダム信号発生器 (2) と、 割込み回路(4)と、レジスタ回路(R2)と、タイマ (R3)と、シーケンサ回路(8)と、不揮発性メモリ (7) (NVM) と、そのアドレスレジスタ (A3) お よびそのデータレジスタ(D3)を備えた揮発性タイプ のダミーメモリ(DumRAM)(52)と、通常動作 に復帰するためのパラメータを記憶する二つのレジスタ スタック(54、55)と、例えばアドレスレジスタ (A1) および (A3)、データレジスタ (D1) およ び(D3)、第一の記憶レジスタブロック(54)およ び第二の記憶レジスタブロック (55) の動作を検査す るのに十分な数のセルを有するレジスタを含む切替回路 (53)とを備えたモノリシック集積回路を含む。この 切替レジスタ(53)はバス(3)を介して処理装置

(1)によってロードされる。この切替レジスタ (53)の状態は、より詳細には、プロセッサの作業メモリ領域内またはこの領域外のRAMおよび/またはDumRAMを妥当化するために使用される。

【0042】このモノリシック集積回路では、処理装置

はバス(3)によって様々なメモリに接続され、各メモ リはそれぞれアドレス (A1、A2、A3) を有するレ ジスタとデータレジスタ (D1、D2、D3)とに向か って進み、各アドレスレジスタおよびデータレジスタは それぞれ切替回路(53)からきたコマンド線(531 A, 532A, 536A), (531D, 532D, 5 36D) によってそれぞれロックすることができる。こ の切替回路はまた他の三つのコマンド線を含み、そのう ちの一つ(533)は、二つの入力を有するANDゲー トで終端し、そのうちの第二の入力は割込み回路からき たバス線(31)を受ける。このANDゲートの出力 は、割り込みイネーブルレジスタ(IER)ビットの一 つに直接接続され、これにより切替回路が活動化されて いないとき、したがって線(533)が活動状態でない ときのみ、割込み回路(4)によってトリガされた割込 みをマスクする。

【0043】他の二つの線(534、535)はそれぞ

8

れ、記憶レジスタの二つのブロックまたはスタック(5 4、55) の一方をロックする。これらのブロックはそ 20 れぞれ、以下に述べる情報を記憶するためのいくつかの 記憶レジスタ(54)および(55)を有する。これら のレジスタ (54、55) は、各メモリに共通のバス (3) に接続される。このバス (3) は、制御線 (53) 1A, 532A, 532D, 536A, 536D, 53 3、534、535)を所望の動作モードに応じて活動 状態または非活動状態にするのに必要な値を切替回路 (53) にロードするために使用される。不揮発性メモ リ(6)は、回路オペレーティングシステムと、以下主 プログラムと呼ぶ第一のアプリケーションプログラム (P1)と、以下二次プログラムと呼ぶ第二のプログラ ム (P2) とを含み、またシーケンサ (8) と、レジス タ (R2) と、タイマ (R3) と、ランダム発生器 (R 1)とがバス(3)に接続され、これら三つの要素(R 1、R2、R3)は、プロセッサの割り込みイネーブル レジスタ(IER)を使用して、プロセッサの割込み入 力(1)に接続された割込み発生器回路(4)に接続さ れる。IERのビットの一つは一般に、一部のユーザに 固有の用途のために取っておかれ、使用可能になってい

【0044】第一の実施形態では、不揮発性メモリ(6)に含まれた主プログラム(P1)は、必要に応じてバス(3)を介して切替回路(53)の状態を修正するが、このプロセスは実行に関して何らの難点も示さない。これにより直ちに、CE(Chip Enable)入力に作用して、メモリパッケージと第一のブロック(54)を通常動作に復帰させるのに必要な全てのレジスタとを妥当化することによって主作業RAM(51)またはこのメモリの一部分が切り替わる。これらのメモリおよびレジスタはスタティックタイプにし、それによりそれらを維持するために必要なエネルギーを節約

できることが有利である。したがって、切替回路(5 3) は主作業メモリ (51) をダミーメモリ (52) で 置換し、それにより主作業メモリの代わりに専らダミー メモリを使用してプログラムが実行されるようにする。 このダミーメモリ(52)は、それが置換されたメモリ と同じアドレスにあることもあるが、異なるアドレスに あることもある。一つの有利かつ経済的な解決策は、こ のダミーメモリとして非常に小さいRAMを使用するこ とである。実際に、このダミーメモリは主プログラムの 機能上の役割を果たすものではなく、アドレス可能領域 はアドレスレジスタ (A3) の長さを短縮するだけで制 限できる。また、いくつかのアドレスレジスタブロック 間で排他的ORをとることによってアドレスをそれ自体 に「折り返す」こともできる。したがって、主作業メモ リのアドレス可能領域が512バイトである場合、ダミ ーメモリは容易に32バイトに制限でき、したがって非 常に経済的な解決策が得られる。32バイトは、例え ば、単に主作業メモリのマトリックスにRAMメモリ線 を追加した場合に対応する。この場合、この線はそれ自 体のアドレスレジスタ (A3) および障害レジスタ (D

3)を有することになる。切替回路(53)は、ダミー

メモリを活動化したとき、NVMへの書込みアクセスを

抑止し、それによりその内容が乱されることがないよう

にすることもできる。

【0045】切替を実行するためには、二つのレジスタ のブロック、すなわち第一のブロック (54) と第二の ブロック(55)を交互に使用することが有利な場合が あり、各ブロックは、プログラムを実行するために必要 なコンテキスト全体、より具体的に言えば、第一のブロ ック (54) 用のプログラムカウンタ (PC1)、第二 のブロック (55) 用のプログラムカウンタ (PC 2)、第一のブロック用の命令復号レジスタ (D1)、 第二のブロック用の命令復号レジスタ(D2)、および (T11、T12、およびT21、T22)で表される 他のレジスタを含む。このレジスタ(T11、T12、 T21、およびT22)は、例えば使用するマシンサイ クル数など、同じ動作パラメータを保持する。これら全 てのレジスタは切替回路(53)によって自動的に切り 替えられる。アドレスの変更は、この場合、特定の命令 を使用してプログラムカウンタの内容をレジスタスタッ ク中に保存するために、大抵のマイクロ計算機の場合と 同様に何らの負担もなしに直ちに実行される。したがっ て、両方向の切替は非常に迅速であり (一般にクロック サイクルよりはるかに短い)、したがってこの装置の機 密保護レベルはかなり高くなる。同じ機構は、(T11 ~T22) など、プロセッサの動作コンテキストを保存 するその他のレジスタにも使用できる。

【0046】プログラム(P1)が切替レジスタをロードすることによってダミーモードの集積回路を活動化したとき、切替回路(53)は、ダミー回路の動作の前に

パラメータを保持する第一のレジスタスタック (54) を抑止して、プログラム (P1) が中断されている場合 にその第一のレジスタスタック(54)を再開すること を理解されたい。一方、第二のレジスタスタック(5 5) は、プログラム (P2) を実行するために同じダミ ーメモリを有する回路の通常動作を使用可能にするため に使用されることになる。また、この場合、ダミーモー ドでの動作に対応する割込みマスクIERレジスタビッ トはマスク解除され、それによりランダム発生器によっ てかまたは前にランダム発生器によって乱数をロードさ れたタイマ(R3)によって割込みが生成される間に、 またこの乱数によってかまたは特定の情報をロードされ たレジスタ (R2) によって表された時間の実行が終了 した時に使用可能になり、割込みがトリガされ、(3) 1) プログラム (P1) の制御下の通常動作からプログ ラム (P2) の制御下のダミーモードでの動作への切換 が起こることは明らかである。

10

【0047】図2に割込みモードでの動作を示す。この 図には、割込み回路から線(31)上を処理装置(1) に向かって伝送される第一の割込みパルスITは、レジ スタによってマスクされたために考慮されておらず、こ の割込みのマスクは、命令「MOVE immedia te data to register IER (隣 接するデータをレジスタIERに移動せよ)」を使用 し、それによりそのデータをマスクするレジスタにロー ドすることが示されている。現在の命令は分岐割込みを マスク解除すると仮定する(ただしこれは異なる時刻で 他の命令によって実行できる)。この場合、第二のパル スは処理装置(1)によって考慮され、その結果切替回 路(53)が切り替わり、したがって第二のレジスタブ ロック(55) およびDumRAM(52) が第一のブ ロック(54)およびRAMダミーメモリ(51)の代 わりに活動状態になる。割込みの確認は、ある状態から 別の状態に遷移する間、例えば(S2)と(S3)の間 にのみ可能であり、それによりマシンの安定かつ一貫し た状態を記憶し、とりわけ中断されたプログラムが復帰 するときと全く同じ状態を回復することに留意された い。この割込みが確認された場合、通常の場合と同様に 命令の終了時に、中断されたプログラムが回復されたと き、これは通常次の命令で行われるので特に問題は生じ ない。逆に、割込みは命令の実行中、例えば状態(S 2) で発生した場合、順序づけ回路を同様に回復させ、 それにより中断されたプログラムの回復時に状態(S 3)を正しくトリガする必要があることは明らかであ る。これは、例えば、回復の瞬間にバス(3)を介して レジスタ(T11)とシーケンサ(8)との間の直接リ ンクによって達成できる。このリンクは、バス(3)を 介さずに特定のものにすることもできる。また、シーケ ンサ自体に状態記憶レジスタを含めて、この段階中のバ

スの移動を防止することが有利なこともある。

【0048】このように、割込みを用いて、主プログラ ム(P1)は以下に述べるように二次プログラム(P 2)を使用可能にすること、および/または二次プログ ラム(P2)に切り替わることができる。二次プログラ ムが活動状態でなくなったとき、切替回路(53)の状 態は変化し、RAM作業メモリは何らの修正もなしにそ の最初の構成を回復し、その結果主プログラムは、正確 にそれが中断された時点でその経路を回復することがで きる。また、主プログラム(P1)は、保護が必要なと きには、それ自体が二次プログラム (P2) に分岐する ことにより、最初にまたは処理中にそれが選択した瞬間 に作動してランダム長さを生成し、それにより様々なシ ーケンスをスクランブルするような形で実行することも できる。その場合、このプロセスの動作は、例えばその 時間の長さが発生器(2)から得られた乱数に依存する 待機ループをトリガすることができる二次プログラム

(P2)によって制御することができる。二次プログラムは、二次プログラムが新しい制御権を主プログラムに移すとすぐに、さらには次の割込み時に、主プログラムがその通常のプロセスを再開できるように主プログラムが使用していないメモリの一部分を使用して、または前と同様にタイマを使用して、またはこの二つを組み合わせて使用して実行することができる。二次プログラムはまた、制御権を主プログラムに移す前に主プログラムのコンテキストを回復する限り、共用資源を使用することもできる。

【0049】これらの機構は、二次プログラムの実行の 終了時に復帰を伴う主プログラムの二次プログラムへの 分岐の実行に類似するが、本発明の機構は以下の点で特 に異なることを述べておきたい。

【0050】**圏**二次プログラムは、主プログラムに必ず 関係するいかなる機能も実行しない。

【0051】 **2** ダミーメモリ (52) のサイズは、プログラムの通常の実行に必要とされるよりはるかに小さくすることができる。

【0052】 **B**ダミーメモリ (52) の内容は単にトラックをカバーするだけなので重要ではない。

【0053】**圏**この高速機構を用いれば、二次プログラムの命令を主プログラムの命令と組み合わせることができる。

【0054】

■二次プログラムの内容は単にトラックを カバーするために使用されるだけなので保存する必要は ない。

【0055】第二の実施形態では、プロセッサは、回路 (53)を切り替えたとき、同時にランダム発生器

(2)によって、または不揮発性メモリNVM (7)の 内容から初期化されるタイマ (R3)を活動化する。例 えばE2PROMタイプのNVMまたは強誘電性装置 は、実際に、NVMが使用されるたびに修正される単一 の数を含むことができる。タイマ (R3) は、予測不可 50 能な時間期間後に満了したとき、主プログラムへの復帰をトリガし、また切替回路(53)を切り替えて、主メモリを作業領域に戻す。この機構は、従来の割込みによるか、または切替回路(53)へのタイマ(R3)の直接作用およびレジスタ(PC1)および(PC2)への作用により実行され、それにより(PC1)や(PC2)など処理装置(1)によるプログラムの実行を検査することができる。

12

【0056】代替実施形態では、ランダムに選択された アドレスを最初に指し、次いでそのアドレスから得られ たバイトを反転させ、かつ/または例えば逆配線による かまたはアドレスの内容のための左シフト回路によって レジスタ (ID2) の内容を反転させる、主プログラム (P1) の任意の部分を二次プログラム (P2) として 使用することができる。このようにすると、プログラム が全く異なる命令を実行するようにすることもできる。 【0057】異なる命令を実行する別の代替形態は、図 3に示されるようなものである。レジスタ復号一時命令 IDTは、一方ではバス (33) の一部分によってバス (3)に接続され、他方ではバス(34)の一部分によ って回路状態の記憶を可能にする第二のレジスタスタッ ク(55)に接続される。バス(34)の一部分は、レ ジスタIDTのビット(B7)をレジスタ(ID2)の ビット(B4)に、レジスタIDTのビット(B6)を レジスタ(ID2)のビット(B1)に、レジスタID Tのビット(B5)をレジスタ(ID2)のビット(B 3)に接続する特定の配線によってスタック(55)の レジスタ(ID2)にハードウェアによって接続され る。

【0058】最後に、最後の代替形態は、全く異なる (命令の) 実行を可能にし、またバス(3) がバス(3 5) の一部分によって I D T 一時命令復号レジスタに接 続された図3に示す実施形態を含む。このバスの別の部 分(37)は、このIDTレジスタを、いくつかの入力 を有する排他的ORゲート(39)に接続する。このO Rゲートの他の入力は、バスの一部分(36)をロード されてバス (3) に関連づけられるレジスタ (R'2) にバス (38) によって接続される。このレジスタ (R'2) には、「MOVE register (R 1) (for instance) to register (R' 2) (レジスタ (R1) を (例えば) レジスタR '2) に移動せよ)」などの命令によって、ランダム発生器 (R1) かタイマか不揮発性メモリNVM (7) から得 られるものなど、任意の情報をロードすることができ る。このタイプのシフト命令はマイクロプロセッサの分 野の当業者にはよく知られており、実施に関して何らの 困難も伴わない。レジスタ(R'2)からの情報とID Tレジスタにロードされた値との排他的ORをとること は、プログラム命令(P2)を全く変更し、したがって 全く異なる命令を実行する一つの方法である。

【0059】プログラム(P2)中では、ランダムな形 で呼び出されることになる多数のシーケンスを使用する ことができ、各シーケンスは、様々な命令の組を実施す ることになり、これには各分岐ごとに異なる処理時間お よび様々なマイクロプロセッサ挙動を伴う。シーケンス は、例えば主プログラムが二次プログラムに飛び移った 後でランダムに呼び出すことができ、この二次プログラ ムは、メモリ (7) からのランダム値 Vを二つのレジス タ、例えばマイクロプロセッサ(1)の(T.2.1)およ び(T22)にロードする。二次プログラムはこの値V を増分し、次いでこのプログラムは増分したこの値を不 揮発性メモリ (7) に記憶するよう命令する。不揮発性 メモリ (7) に記憶されたこの値は、後で使用できるよ うになされている。二次プログラムは、次いで(T2 1)中のn個のMSBまたはLSBをサンプリングし て、様々な二次プログラムシーケンスの中から実行すべ きプログラムシーケンスを選定することを可能にする値 rを得る。

【0060】第三の実施形態では、プロセッサ(1)は、ランダム発生器(2)の状態を調べるための読取り命令によるか、所定のパルスを直接読み取るか、それらのいくつかをグループ化するか、さらにはランダム発生器(2)によってロードされたレジスタ(R2)の内容を考慮することによりランダム発生器(2)に問い合わせることができる。主プログラムは、保護が必要なときには、前述の機構と同様にして制御権を二次プログラムに移す。

【0061】当然、前述の実施形態の効果は、一方ではランダムクロックを備えることにより、他方では主プログラム自体か、または主プログラムが許可するかまたは許可しないランダム割込みシステムによって主プログラムの実行を中断できるようにすることにより組み合わせることができる。

【0062】また、主プログラムの実行は、ランダム発生器かプログラムかタイマか二次プログラムに依存するか、または一度に二つ、三つ、四つの要素に依存する絶対に予測不可能な順序づけに従って達成されることが明らかである。主プログラムはまた、機密保護の観点からは機密でない機能を実行するときには通常動作に頼り、それにより例えば結果を外界に供給するか、タイマ(R3)またはランダム発生器(2)の相関解除割込みをマスクし、それにより処理時間を最適化することができる。機密保護機能が実施されるとすぐに、主プログラム(P1)は、相関解除割込みを妥当化し、それによりランダムモードでの動作を「スクランブル」することによってその動作を可能にする。

【0063】同じく図1に示す第四の実施形態によれば、RAM(51)および(52)を同時に使用することができる。実際に、メモリおよびそれに関連するレジスタの切替を検出することができると仮定した場合、ダ 50

ミーメモリ(52)を使用してシーケンスを除去するこ とによって分析を実行できる場合もある。このような万 一の場合を回避するために、この実施形態では、第一の 段階中にメモリ (51) および (52) を並列に妥当化 できるようになされている。明らかに、このことは、メ モリ (52) がこの場合少なくともプログラム (P1) と共に動作しているメモリ(51)中の、プログラム (P1) によって使用される領域のサイズに等しいサイ ズを有することを前提条件とする。このようにして、そ 10 れぞれメモリ(51)および(52)中の、プログラム (P1) によって使用される二つのメモリ領域の内容 は、この第一の段階中にこのプログラムによって同様に して初期化され、使用される。一つの代替形態は、読取 りサイクル中に必要な構成を有する切替回路(53)に 二つのレジスタの一方(D2) または(D3)のみをロ ードして競合を防止することによって妥当化を行うこと であるが、これは本発明に根本的な変更を加えるもので はない。したがって、この段階中に実際に使用されてい るメモリを識別することはできない。したがって、第二 の段階中に、切替回路(53)に修正を加えることによ ってメモリを交互にかつランダムに切り替え、同時に同 じプログラム (P1) を実行し続けることが可能にな る。したがって、あるプログラムまたは別のプログラム の実行をRAMまたは使用されているレジスタに相関さ せることはもはや不可能になる。第三の段階では、前述 のように予測不可能な瞬間にプログラム (P2) を介し てダミーメモリ (52) を切り替え、同時に主作業メモ リ(51)への復帰も予測不可能な瞬間に行う。このプ ロセスは、保護措置として主プログラム (P1) の制御 下で任意に再現可能である。

【0064】最後に、本発明が提供する最後のプログラ ムは、プログラム(P2)のダミーモードから出て、プ ログラム (P1) を伴う通常動作モードに復帰すること ができるプログラムである。プログラム(P1)は、制 御権をプログラム (P2) に移す直前に、ランダム発生 器からかまたはタイマから来る割込みを使用可能にし、 同時にそれを初期化する。無秩序プログラム(P2)の 実行中に、回路(4)を介した割込みが発生し、これは 割込みプログラム (PIT) に移る。このプログラム は、通常割込みベクトルを用いてアクセスされ、例えば 現在のプログラムの実行コンテキストを分析する。 (P 2) が活動状態の場合、PITは制御権をプログラム (P1) に移す。この機構は、以下のように実行でき る。PITプログラムの第一の命令が実行されたとき、 これは例えば図4に示すように、切替回路(53)の内 容を読み取り(41)、次いで回路(53)に含まれる 情報がダミーモード動作に対応するかどうかを決定する 試験を行う(42)ことによって構成できる。肯定の場 合、PITプログラムは、ステップ(43)で表される プログラム復帰命令 (P1) を実行する。この復帰は、

線 (534) および (531) の値を修正することステップ (44) に従って切替レジスタ (53) の書込みを行うことによって開始される。切替レジスタ (53) へのこの後続の書込み (44) により、線 (534) および線 (531) の値の修正された通常モードに復帰し、それにより再度スタック (54) および主作業メモリ

(51) の使用を許可することができる。プログラム (P1) への復帰のこの命令は、ダミー試験 (42) の 直後か、またはランダム時間の生成を可能にする表されていない他のいくつかの命令の実行の直後に実行することができる。試験 (42) が否定の場合、プログラムはステップ (45) に進み、ダミーモードに変更するよう 切替レジスタ (53) への書き込みを行い、それにより線 (535) および (532) の値を修正して、 (531) および (534) の制御下で回路をロックしながらレジスタスタック (55) およびダミーメモリの使用を可能にする。

【0065】前記の全ての実施形態で、ランダムクロックを使用する必要はないことに気づくであろう。逆に、クロック配分を全く通常の等時配分にして、回路の設計ならびにそのシミュレーションおよび試験を容易にすることができる。実際に、機密保護は、もはやプロセッサがランダムに調時されることによって与えられるのではなく、これらのプログラムが等時クロックに合わせて、またはこれに合わせずにそれなりに実行され、実行自体がスクランブルされることによって与えられる。

【0066】プロセッサが実行するプログラムの編成は、マシンが実行するプログラムのタイプに従って実施される妨害のタイプを決定する実際の機密保護オペレーションシステムによって、プロセッサの動作が制御されるように実施することができる。この場合、オペレーティングシステムは、ランダム発生器からきた様々な信号、割込み、主プログラムおよび二次プログラムは、単純な待機ループ以外の機能、特に二次プログラムに与えられた時間を利用するために主プログラムにとって有効である処理を実行するために使用できる。この処理は、例えば主プログラムが後で使用する予備計算を含む。当然、プロセッサがマルチアプリケーションモードで動作

し、同時にアプリケーションプログラムが単純な主プログラムと見なせるときには、本発明の機構は容易に一般 化できる。

【0067】上述のランダム発生器およびタイマは、製造に関して特に何らの問題も生じず、また本発明と何らの関係もない他の用途に別々に使用するときに当業者に知られている。

【0068】ランダム発生器に関しては、例えば、様々 な周期を有するループカウンタを使用することができ る。これらのカウンタは、不揮発性メモリ (7) に記憶 された初期化情報によって初期化される。プロセッサが 始動したとき、カウンタは初期値として記憶された値を 考慮する。計算中またはその終了時に、不揮発性メモリ は、次の初期化時にカウンタを初期化するために初期化 情報として使用される新しい値で更新される。上述の割 込みパルスの生成は、生成された数がプログラムデータ の一部と等しいなどの特徴を有するときに行われる。ま た、一つまたは複数のカウンタの一つまたは複数のビッ トの値を使用することもできる。また、暗号アルゴリズ ムかまたは上述の初期化情報によって初期化されたチョ ッピング機能を使用して、非常に良好なランダム発生器 を得ることもできる。この場合、発生器は、このアルゴ リズムを実施するプログラムにすることができる。この 乱数発生器は上述の様々な乱数を発生させるためにも使 用できることは明らかである。このような発生器を得る 別の方法は、「ノイズダイオード」の両端子間で発生し た電圧を増幅し、低域フィルタを通過させた後で信号を 整形して、過度に高速なノイズパルスがマイクロプロセ ッサの動作を妨害しないようにすることである。


【図面の簡単な説明】

【図1】本発明の一実施形態による集積回路の電子図である。


【図2】割込みの出現およびマスク解除された割込みの 確認に関する命令の実行のタイミング図である。


【図3】一つの集積回路の記憶レジスタのロード回路の代替設計を示す図である。

【図4】回路の通常動作への復帰を可能にするプログラム部分(P2)を示す論理図である。



[図3]








FIG. 4